首頁晶振行業(yè)動態(tài) 高速數(shù)字時鐘晶體振蕩器設計的挑戰(zhàn)
高速數(shù)字時鐘晶體振蕩器設計的挑戰(zhàn)
來源：http://www.element79mechanical.com 作者：億金電子 2019年04月17
晶振晶體被用于各種智能電子產(chǎn)品,為廣大用戶提供各種類型以及封裝尺寸.為了更好的服務各領域客戶,億金電子不僅代理臺灣,日產(chǎn),歐美進口晶振品牌,并且提供各種晶振技術資料,免費供應客戶收藏下載.下列文章所講述的是高速數(shù)字時鐘晶體振蕩器設計的挑戰(zhàn).
設計時鐘生成和分配,今天的高速數(shù)字電子系統(tǒng)設備對設計提出了許多挑戰(zhàn).在更高的速度,傳輸線和他們的組件表現(xiàn)不同它們以較低的速度運行,產(chǎn)生這樣的信號完整性問題,如抖動,噪聲,反射和如果沒有正確指定和配置串擾.因此,當設計師接近一個項目那將有一個高速數(shù)字應用程序,他們必須考慮各種信號完整性低速時不需要的規(guī)定應用.
規(guī)劃高速數(shù)字化的關鍵挑戰(zhàn),項目包括：
最大限度地減少定時抖動.這對于高速應用是至關重要的速度要求,高頻電子產(chǎn)品要低定時抖動.不僅石英晶體振蕩器抖動特性差影響數(shù)據(jù)錯誤,但也可能導致失敗使用此源作為參考的鎖相環(huán)如果源要用作顯示時鐘參考,結(jié)果將是模糊的顯示.通常,信號通過的速度越快過渡區(qū)域,系統(tǒng)抖動越小生產(chǎn)（見圖1）.
抖動.jpg)
減少排放.在高速應用中,產(chǎn)生電磁干擾（EMI）的可能性顯著增加.關于EMI降噪的FCC規(guī)定正在變得越來越多,更快的數(shù)字速度更嚴格.設計師需要解決傳輸?shù)忍匦跃€,差分信號,信號幅度和諧波含量以最大化能量將被送到負載,從而減少能量排放量.
確保穩(wěn)定性.一般來說,設計高性能要求的電子產(chǎn)品,對于石英貼片晶振的時鐘穩(wěn)定性要求更高.時鐘性能不穩(wěn)定會導致誤碼率增加,錯誤無論是數(shù)據(jù)系統(tǒng)中的數(shù)據(jù)還是錯過的數(shù)據(jù)它們是本地或廣域系統(tǒng).
傳輸線阻抗匹配.該產(chǎn)品整個傳輸?shù)淖杩购烷L度必須測量線并與每個線匹配終止.如果忽略阻抗匹配,可能發(fā)生發(fā)射,串擾和反射.
電源考慮因素.這里的首要考慮是確保晶振,時鐘晶體振蕩器無噪音.低電源消耗今天的要求也在增加更高速的系統(tǒng).
一種有效的方法論
實現(xiàn)最佳系統(tǒng)性能的關鍵在高速應用程序開始有效時鐘生成和分配的設計方法.簡而言之,設計師應該采用一個作為一個完整的解決各種時鐘生成和分配組件的方法解決方案,而不是單個部分.小心關注選擇適當?shù)?a target="_blank">晶振組件和電路分配方法應在項目的開始,牢記各組成部分之間的相互關系.進一步,重要的是要考慮所有有源和無源元件的特性阻抗隨著設計的進展,操作頻率.
正確選擇以下時鐘生成和分配組件是必不可少的（見圖2）：
1.晶體振蕩器,有源晶振及其輸出邏輯
2.時鐘驅(qū)動程序,在某些情況下會包含啟用功能
3.5V或3V電源的CMOS轉(zhuǎn)換器
4.傳輸線（雙絞線,同軸電纜,PCB走線）
高速數(shù)字時鐘晶體振蕩器設計的挑戰(zhàn)此文章,旨在幫助工程設計在制作有關晶振晶體系統(tǒng)生成以及分配組件,高速數(shù)字系統(tǒng)設計應用.更多技術解決方案歡迎登入億金官網(wǎng)查閱.
設計時鐘生成和分配,今天的高速數(shù)字電子系統(tǒng)設備對設計提出了許多挑戰(zhàn).在更高的速度,傳輸線和他們的組件表現(xiàn)不同它們以較低的速度運行,產(chǎn)生這樣的信號完整性問題,如抖動,噪聲,反射和如果沒有正確指定和配置串擾.因此,當設計師接近一個項目那將有一個高速數(shù)字應用程序,他們必須考慮各種信號完整性低速時不需要的規(guī)定應用.
規(guī)劃高速數(shù)字化的關鍵挑戰(zhàn),項目包括：
最大限度地減少定時抖動.這對于高速應用是至關重要的速度要求,高頻電子產(chǎn)品要低定時抖動.不僅石英晶體振蕩器抖動特性差影響數(shù)據(jù)錯誤,但也可能導致失敗使用此源作為參考的鎖相環(huán)如果源要用作顯示時鐘參考,結(jié)果將是模糊的顯示.通常,信號通過的速度越快過渡區(qū)域,系統(tǒng)抖動越小生產(chǎn)（見圖1）.
確保穩(wěn)定性.一般來說,設計高性能要求的電子產(chǎn)品,對于石英貼片晶振的時鐘穩(wěn)定性要求更高.時鐘性能不穩(wěn)定會導致誤碼率增加,錯誤無論是數(shù)據(jù)系統(tǒng)中的數(shù)據(jù)還是錯過的數(shù)據(jù)它們是本地或廣域系統(tǒng).
傳輸線阻抗匹配.該產(chǎn)品整個傳輸?shù)淖杩购烷L度必須測量線并與每個線匹配終止.如果忽略阻抗匹配,可能發(fā)生發(fā)射,串擾和反射.
電源考慮因素.這里的首要考慮是確保晶振,時鐘晶體振蕩器無噪音.低電源消耗今天的要求也在增加更高速的系統(tǒng).
實現(xiàn)最佳系統(tǒng)性能的關鍵在高速應用程序開始有效時鐘生成和分配的設計方法.簡而言之,設計師應該采用一個作為一個完整的解決各種時鐘生成和分配組件的方法解決方案,而不是單個部分.小心關注選擇適當?shù)?a target="_blank">晶振組件和電路分配方法應在項目的開始,牢記各組成部分之間的相互關系.進一步,重要的是要考慮所有有源和無源元件的特性阻抗隨著設計的進展,操作頻率.
正確選擇以下時鐘生成和分配組件是必不可少的（見圖2）：
1.晶體振蕩器,有源晶振及其輸出邏輯
2.時鐘驅(qū)動程序,在某些情況下會包含啟用功能
3.5V或3V電源的CMOS轉(zhuǎn)換器
4.傳輸線（雙絞線,同軸電纜,PCB走線）
高速數(shù)字時鐘晶體振蕩器設計的挑戰(zhàn)此文章,旨在幫助工程設計在制作有關晶振晶體系統(tǒng)生成以及分配組件,高速數(shù)字系統(tǒng)設計應用.更多技術解決方案歡迎登入億金官網(wǎng)查閱.
正在載入評論數(shù)據(jù)...
此文關鍵字： 時鐘晶體振蕩器高速數(shù)字電子系統(tǒng)
相關資訊
- [2024-03-20]Jauch新型精密O 10.0-JTP53HCV-F-K-3...
- [2024-03-20]JAUCH新品O 10.0-JTS75HCV-F-K-3.3-1...
- [2024-03-12]Aker超微型C16-40.000-10-3030-A-X-R...
- [2024-03-12]PETERMANN的DLPO333-3225-E-15-W-125...
- [2024-03-08]IQD釋放32.768kHz的能量LFXTAL050789...
- [2024-03-08]IQD的CMOS、HCMOS和ACMOS振蕩器LFSPX...
- [2024-03-05]Wi2Wi推出TCXO的新TCH系列
- [2023-10-13]高標準的質(zhì)量管理體系彰顯IQD晶振的品...
銷售代表
