如何巧妙設(shè)計(jì)削頂正玄波至CMOS的轉(zhuǎn)換電路?
來源：http://www.element79mechanical.com 作者：億金電子 2020年06月16
如何巧妙設(shè)計(jì)削頂正玄波至CMOS的轉(zhuǎn)換電路?
其實(shí)從一定意義上來說,想要設(shè)計(jì)晶振產(chǎn)品的輸出邏輯由削頂正玄波轉(zhuǎn)向CMOS的轉(zhuǎn)換電路是非常簡單的,只是通常情況下很少有人會(huì)注意到這樣的問題,哪怕注意到了,這樣的念頭也只是曇花一現(xiàn).那么削頂正弦波向CMOS轉(zhuǎn)換的電路到底需要怎樣設(shè)計(jì)呢?
我們這里討論的削頂正玄波以及CMOS都是指有源晶振的輸出邏輯,說到石英晶體振蕩器的輸出邏輯我們不得不來盤一下它了,因?yàn)榭赡軙?huì)有很多朋友對(duì)此知之甚少,晶振的輸出邏輯種類繁多,下面我們一一介紹
1)TTL:Transistor-Transistor Logic(晶體管-晶體管邏輯電路),傳輸延遲時(shí)間快、功耗高,屬于電流控制器件.
2)CMOS:Complementary Metal Oxide Semiconductor(互補(bǔ)金屬氧化物半導(dǎo)體CMOS邏輯電路),傳輸延遲時(shí)間慢、功耗低,屬于電壓控制器件.
3)ECL:Emitter-CoupleLogic(發(fā)射極耦合邏輯電路),該電路的特點(diǎn)是基本門電路工作在非飽和狀態(tài).ECL電路具有相當(dāng)高的速度,平均延遲時(shí)間可達(dá)幾個(gè)毫微秒甚至亞毫微秒數(shù)量級(jí).ECL電路的邏輯擺幅較小(僅約0.8V,而TTL的邏輯擺幅約為2.0V),當(dāng)電路從一種狀態(tài)過渡到另一種狀態(tài)時(shí),對(duì)寄生電容的充放電時(shí)間將減少,這是ECL電路具有高開關(guān)速度的重要原因.但ECL輸出的邏輯擺幅小,對(duì)抗干擾能力不利.另外ECL電路具有很高的輸入阻抗和低的輸出阻抗.
4)PECL:PosiTIve Emitter-Couple Logic(正發(fā)射極耦合邏輯電路).ECL電路速度快,驅(qū)動(dòng)能力強(qiáng),噪聲小,很容易達(dá)到幾百M(fèi)Hz的應(yīng)用,但是功耗大,需要負(fù)電源.
5)LVDS:Low-Voltage DifferenTIal Signaling(低電壓差分信號(hào)),為差分對(duì)輸入輸出,內(nèi)部有一個(gè)恒流源3.5～4mA,在差分線上改變方向和電平來表示”1”和”0”.通過外部的100歐匹配電阻(并接在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平.
6)Clipped Sine Wave:削頂正弦波(Clipped Sine Wave).相比方波的諧波分量少很多,但驅(qū)動(dòng)能力較弱,在負(fù)載10K//10PF時(shí)Vp-p為0.8Vmin.通常為SMD7050、SMD5032、3225貼片晶振等封裝的表貼溫補(bǔ)晶振使用的輸出波形.
7)SinWave:通常晶振正弦波輸出的負(fù)載阻抗為50歐姆.波形的諧波分量很小,一般諧波抑制都優(yōu)于-30dBc.正弦波輸出晶振通常用于射頻信號(hào)處理、頻率源等應(yīng)用場合.
可見削頂正弦波與CMOS屬于不同類別的輸出方式的,具體的轉(zhuǎn)換電路如下圖所示.
上述電路將削波的正弦波波形轉(zhuǎn)換為CMOS波形.CMOS反相器選擇必須針對(duì)工作頻率進(jìn)行額定.正確選擇逆變器,該電路可以在高達(dá)100MHz的頻率下工作.
但是還存在一定的缺陷,特別是對(duì)于溫補(bǔ)晶振來說影響會(huì)比較大,由于該電路與CMOS反相器的輸出隔離,因此它給TCXO帶來了恒定的負(fù)載.由R1,R2和C2組成的反饋網(wǎng)絡(luò)可以用一個(gè)1Meg歐姆的電阻代替,但是TCXO將被CMOS反相器的輸出跳變拉動(dòng).
其實(shí)從一定意義上來說,想要設(shè)計(jì)晶振產(chǎn)品的輸出邏輯由削頂正玄波轉(zhuǎn)向CMOS的轉(zhuǎn)換電路是非常簡單的,只是通常情況下很少有人會(huì)注意到這樣的問題,哪怕注意到了,這樣的念頭也只是曇花一現(xiàn).那么削頂正弦波向CMOS轉(zhuǎn)換的電路到底需要怎樣設(shè)計(jì)呢?
1)TTL:Transistor-Transistor Logic(晶體管-晶體管邏輯電路),傳輸延遲時(shí)間快、功耗高,屬于電流控制器件.
2)CMOS:Complementary Metal Oxide Semiconductor(互補(bǔ)金屬氧化物半導(dǎo)體CMOS邏輯電路),傳輸延遲時(shí)間慢、功耗低,屬于電壓控制器件.
3)ECL:Emitter-CoupleLogic(發(fā)射極耦合邏輯電路),該電路的特點(diǎn)是基本門電路工作在非飽和狀態(tài).ECL電路具有相當(dāng)高的速度,平均延遲時(shí)間可達(dá)幾個(gè)毫微秒甚至亞毫微秒數(shù)量級(jí).ECL電路的邏輯擺幅較小(僅約0.8V,而TTL的邏輯擺幅約為2.0V),當(dāng)電路從一種狀態(tài)過渡到另一種狀態(tài)時(shí),對(duì)寄生電容的充放電時(shí)間將減少,這是ECL電路具有高開關(guān)速度的重要原因.但ECL輸出的邏輯擺幅小,對(duì)抗干擾能力不利.另外ECL電路具有很高的輸入阻抗和低的輸出阻抗.
4)PECL:PosiTIve Emitter-Couple Logic(正發(fā)射極耦合邏輯電路).ECL電路速度快,驅(qū)動(dòng)能力強(qiáng),噪聲小,很容易達(dá)到幾百M(fèi)Hz的應(yīng)用,但是功耗大,需要負(fù)電源.
5)LVDS:Low-Voltage DifferenTIal Signaling(低電壓差分信號(hào)),為差分對(duì)輸入輸出,內(nèi)部有一個(gè)恒流源3.5～4mA,在差分線上改變方向和電平來表示”1”和”0”.通過外部的100歐匹配電阻(并接在差分線上靠近接收端)轉(zhuǎn)換為±350mV的差分電平.
6)Clipped Sine Wave:削頂正弦波(Clipped Sine Wave).相比方波的諧波分量少很多,但驅(qū)動(dòng)能力較弱,在負(fù)載10K//10PF時(shí)Vp-p為0.8Vmin.通常為SMD7050、SMD5032、3225貼片晶振等封裝的表貼溫補(bǔ)晶振使用的輸出波形.
7)SinWave:通常晶振正弦波輸出的負(fù)載阻抗為50歐姆.波形的諧波分量很小,一般諧波抑制都優(yōu)于-30dBc.正弦波輸出晶振通常用于射頻信號(hào)處理、頻率源等應(yīng)用場合.
可見削頂正弦波與CMOS屬于不同類別的輸出方式的,具體的轉(zhuǎn)換電路如下圖所示.
但是還存在一定的缺陷,特別是對(duì)于溫補(bǔ)晶振來說影響會(huì)比較大,由于該電路與CMOS反相器的輸出隔離,因此它給TCXO帶來了恒定的負(fù)載.由R1,R2和C2組成的反饋網(wǎng)絡(luò)可以用一個(gè)1Meg歐姆的電阻代替,但是TCXO將被CMOS反相器的輸出跳變拉動(dòng).
正在載入評(píng)論數(shù)據(jù)...
相關(guān)資訊
- [2023-06-26]Rakon推出RakonXpress品牌的現(xiàn)成頻率...
- [2023-06-20]Cardinal晶振公司環(huán)境政策,CSM1Z-A0B...
- [2023-06-20]Cardinal晶振ROSH證明,CX532Z-A2B3C5...
- [2023-06-17]為什么選擇ClearClock有源晶振,AK2AD...
- [2021-01-21]低功耗性能且含數(shù)字溫度補(bǔ)償?shù)臅r(shí)鐘IC...
- [2020-12-04]TXC晶振車規(guī)級(jí)頻率組件最新產(chǎn)品應(yīng)用方...
- [2020-10-19]石英振蕩器系列六——產(chǎn)品未來應(yīng)用市...
- [2020-10-16]石英振蕩器系列五之如何獲取更優(yōu)良的...
銷售代表
.jpg)