Silicon低抖動晶體振蕩器適用于FPGA的參考時鐘源
來源：http://www.element79mechanical.com 作者：億金電子 2019年11月12
Silicon低抖動晶體振蕩器適用于FPGA的參考時鐘源
1.簡介
受市場對不斷增長的網(wǎng)絡帶寬需求的推動,高速數(shù)字通信設備制造商期望通信半導體供應商提供最新的基于高速標準的數(shù)字通信協(xié)議構(gòu)建塊.FPGA供應商已經(jīng)接受挑戰(zhàn)并生產(chǎn)了專門針對高速串行數(shù)字技術(shù)各個細分市場的產(chǎn)品通訊設計.結(jié)果,通信和嵌入式計算產(chǎn)品設計越來越多將FPGA與嵌入式串行器/解串器（SerDes）,低抖動石英晶體振蕩器結(jié)合使用,以實現(xiàn)關(guān)鍵的高速收發(fā)器和串行協(xié)議處理.
在高速串行數(shù)字通信中,控制,減少和保持低電平信號路徑抖動是最重要的考慮因素,尤其是當比特率增加到數(shù)千兆比特甚至更高的范圍時.FPGA供應商和系統(tǒng)設計人員越來越意識到低抖動數(shù)字通信絕對需要低或超低抖動晶體振蕩器,有源晶振.Silicon Labs時序解決方案可以輕松滿足低抖動時鐘要求高速串行數(shù)字通信的要求.
2. FPGA對于晶體振蕩器抖動要求
FPGA的絕大部分市場份額分配給Xilinx和Altera這兩家公司.這兩個公司擁有專門針對各種高速串行數(shù)字通信市場的FPGA產(chǎn)品段.出于對市場的關(guān)注,這些FPGA公司已經(jīng)發(fā)布了輸入規(guī)范參考時鐘抖動要求,可使其基于FPGA的產(chǎn)品實現(xiàn)符合規(guī)范的串行數(shù)字通信協(xié)議.盡管可以以不同的形式指定時鐘晶體振蕩器抖動,但幾乎被普遍接受高速串行數(shù)字通信鏈路的格式是頻率中的相位噪聲（抖動）掩碼的格式域.
表1和表2提供了輸入兩個主要的FPGA供應商針對目標用于FPGA的FPGA產(chǎn)品發(fā)布的參考時鐘抖動規(guī)范高速串行數(shù)字通信.除了這些抖動要求外,表1和表2還提供了一些Silicon晶振,Silicon晶體振蕩器設備的抖動規(guī)范.所選設備包括Si51x 0.1–250MHz可編程XO振蕩器,Si53x/Si570 10-1417MHz可編程XO,Si5338任意頻率,任意輸出時鐘發(fā)生器和Si5326/68任意頻率抖動衰減時鐘.如下表所示,指定的Silicon Labs計時設備可以輕松滿足或超過FPGA的輸入?yún)⒖紩r鐘抖動要求具有很大的余量,非常適合用于高速數(shù)字串行通信應用.
.jpg)
Silicon低抖動晶體振蕩器適用于FPGA的參考時鐘源.Silicon Labs時鐘晶體振蕩器非常適合用作帶有嵌入式SerDes的FPGA的參考時鐘源,高速串行數(shù)字通信應用.具有其他內(nèi)置功能,例如任何頻率具有0ppm的頻率誤差,出色的PSRR和具有數(shù)字可編程環(huán)路的抖動衰減的靈活性與簡單的PLL時鐘解決方案相比,Silicon Labs晶振,有源晶體振蕩器,XO振蕩器具有更高的帶寬優(yōu)勢,可提供真正的系統(tǒng)優(yōu)勢.
1.簡介
受市場對不斷增長的網(wǎng)絡帶寬需求的推動,高速數(shù)字通信設備制造商期望通信半導體供應商提供最新的基于高速標準的數(shù)字通信協(xié)議構(gòu)建塊.FPGA供應商已經(jīng)接受挑戰(zhàn)并生產(chǎn)了專門針對高速串行數(shù)字技術(shù)各個細分市場的產(chǎn)品通訊設計.結(jié)果,通信和嵌入式計算產(chǎn)品設計越來越多將FPGA與嵌入式串行器/解串器（SerDes）,低抖動石英晶體振蕩器結(jié)合使用,以實現(xiàn)關(guān)鍵的高速收發(fā)器和串行協(xié)議處理.
在高速串行數(shù)字通信中,控制,減少和保持低電平信號路徑抖動是最重要的考慮因素,尤其是當比特率增加到數(shù)千兆比特甚至更高的范圍時.FPGA供應商和系統(tǒng)設計人員越來越意識到低抖動數(shù)字通信絕對需要低或超低抖動晶體振蕩器,有源晶振.Silicon Labs時序解決方案可以輕松滿足低抖動時鐘要求高速串行數(shù)字通信的要求.
2. FPGA對于晶體振蕩器抖動要求
FPGA的絕大部分市場份額分配給Xilinx和Altera這兩家公司.這兩個公司擁有專門針對各種高速串行數(shù)字通信市場的FPGA產(chǎn)品段.出于對市場的關(guān)注,這些FPGA公司已經(jīng)發(fā)布了輸入規(guī)范參考時鐘抖動要求,可使其基于FPGA的產(chǎn)品實現(xiàn)符合規(guī)范的串行數(shù)字通信協(xié)議.盡管可以以不同的形式指定時鐘晶體振蕩器抖動,但幾乎被普遍接受高速串行數(shù)字通信鏈路的格式是頻率中的相位噪聲（抖動）掩碼的格式域.
表1和表2提供了輸入兩個主要的FPGA供應商針對目標用于FPGA的FPGA產(chǎn)品發(fā)布的參考時鐘抖動規(guī)范高速串行數(shù)字通信.除了這些抖動要求外,表1和表2還提供了一些Silicon晶振,Silicon晶體振蕩器設備的抖動規(guī)范.所選設備包括Si51x 0.1–250MHz可編程XO振蕩器,Si53x/Si570 10-1417MHz可編程XO,Si5338任意頻率,任意輸出時鐘發(fā)生器和Si5326/68任意頻率抖動衰減時鐘.如下表所示,指定的Silicon Labs計時設備可以輕松滿足或超過FPGA的輸入?yún)⒖紩r鐘抖動要求具有很大的余量,非常適合用于高速數(shù)字串行通信應用.
表1. Silicon Labs的相位抖動性能與Xilinx的相位抖動要求
表2. Silicon Labs的相位抖動性能與Altera的相位抖動要求
表3. Altera抖動屏蔽（100 MHz RefClk）
表2. Silicon Labs的相位抖動性能與Altera的相位抖動要求
表3. Altera抖動屏蔽（100 MHz RefClk）
正在載入評論數(shù)據(jù)...
此文關(guān)鍵字： Silicon晶振Silicon晶體振蕩器
相關(guān)資訊
- [2023-06-26]Rakon推出RakonXpress品牌的現(xiàn)成頻率...
- [2023-06-20]Cardinal晶振公司環(huán)境政策,CSM1Z-A0B...
- [2023-06-20]Cardinal晶振ROSH證明,CX532Z-A2B3C5...
- [2023-06-17]為什么選擇ClearClock有源晶振,AK2AD...
- [2021-01-21]低功耗性能且含數(shù)字溫度補償?shù)臅r鐘IC...
- [2020-12-04]TXC晶振車規(guī)級頻率組件最新產(chǎn)品應用方...
- [2020-10-19]石英振蕩器系列六——產(chǎn)品未來應用市...
- [2020-10-16]石英振蕩器系列五之如何獲取更優(yōu)良的...
銷售代表
